Japanese Published Unexamined Patent Application (A) No. 51-071749, published June 21, 1976; Application Filing N . 49-145897, filed December 19, 1974; Inventor(s): Toshio Shimada; Assignee: Fujitsu Corporation; Japanese Title: Variable Capacity Control System for Buffer Devices

# VARIABLE CAPACITY CONTROL SYSTEM FOR BUFFER DEVICES

### CLAIM(S)

A variable capacity control system for a buffer device in a channel device controlling both low-speed and high-speed input/output devices, characterized by the following:

a buffer device having a capacity matching the speed of said high-speed input/output device is installed;

a control means for switching the usable capacity of said buffer device relative to the input/output device that is being used for data transfer;

a buffer capacity is controlled to be apparently limited when said low-speed input/output device transfers data.

# DETAILED DESCRIPTION OF THE INVENTION

The present invention pertains to a variable capacity control system of a buffer device, particularly to the variable capacity control system of a buffer device that can switch the capacity of a buffer in a channel device controlling both the low-speed input/output device and high-speed input/output device; when data is

transferred by a low-speed input/output device, a buffer device physically having a high capacity is changed to that having an apparent small capacity to prevent the channel control device from being occupied for a long time by the data transfer by the low-speed input/output device.

A buffer device is prepared for a channel device to adjust the time duration during which data transfer is allowed and to adjust speed difference between the operation speed of the input/output device and the operation speed of data processing device. Accordingly, in the channel device controlling both the high-speed input/output device and low-speed input/output device, the capacity of said buffer device is determined to match the speed of the high-speed input/output device. However, in this case, the low-speed input/output device also continues to transfer data to fill in the high-capacity buffer device, by which the channel control device is occupied for a long time, and the data transfer of other channel device is hindered.).

The present invention, to solve the aforementioned problems, the control is executed as if there were no other buffer devices but a small capacity buffer device. To implement the aforementioned objective, the variable capacity control system for a buffer device of the present invention is characterized in that a buffer device having a capacity matching with the speed of said high-speed input/output device is installed in a channel device controlling the low-speed input/output device and in

that a control means is installed to switch the usable capacity of said buffer device correspondingly to the input/output device being used for data transfer in order to control said apparent buffer device capacity during the data transfer by said low-speed input/output device. The present invention is explained further in detail below with reference to the drawings.

Fig. 1 shows one example of the data processing system to which the present invention is applied. Fig. 2 shows the structure of one embodiment example of the present invention.

In Fig. 1, 1 indicates the memory device, 2 the memory control device, 3 the central processing device, 4 the channel control device, 5 the block multiplexer channel, which is one of the channel devices, 6 - 0 and 6 -1 the # 0 buffer device and # 1 buffer device, respectively, 7 the high-speed input/output device, and 8 the low-speed input/output device.

In the block multiplexer channel 5, the high-speed input/output device 7 is accommodated together with the low-speed input/output device 8 in some cases, and therefore the capacity of buffer devices, 6-0, 6-1, is determined to match with the speed of the high-speed input/output device 7.

For example, when data is transferred from the input/output device 7 or 8 to the memory device 1, the data from the input/output device is transferred to the buffer device 6 - 0 and subsequently transferred to the buffer device 6 -1. While the

data is being transferred to the latter buffer 6 - 1, the data stored in the memory device 1 - 0 is transferred to the memory device 1. When the data is transferred from the memory device 1 to the input/output device, the buffer devices 6 -0 and 6 - 1 are, needless to say, used, likewise.

However, when the input/output devices having different operation speeds are present, a technical problem arises. For example, suppose the low-speed input/output device 8 transfers data to memory device 1. When the low-speed input/output device 8 transfers data to the buffer device with a physically high capacity, in other words, when data is transferred to # 0 buffer device 6 - 0, a relatively long time is required to fill said buffer with the data (During this time period, data transfer is not possible even if a data transfer request comes from the high-speed input/output device 7. In other words, the channel control device is occupied for a long time.). In the present invention, each of the #0 buffer device 6-0 and #1 buffer device 6 - 1 is prepared to have a capacity of 16 words (8 times of transfer by a unit of 2 words), and the capacity of 16 words is used at a time of data transfer by the high-speed input/output device, but at a time of data transfer by the low-speed input/output device 8, each of the buffer devices 6 - 0 and 6 - 1 is controlled as if each had a capacity of 4 words (2 times of transfer by a unit of 2 words) in apparent capacity. More specifically, when the low-speed input/output device 8 transfers data, 4 words are transferred first (2 times by a unit of 2 words

each time) to the #0 buffer devices 6 - 0. Then, said buffer 6 - 0 is controlled as if it were filled up, and if there are more data to be transferred, they are transferred to the #1 buffer device 6 - 1, during which the data stored in the #0 buffer device 6 - 0 are transferred to the memory device 1 (The stand-by time at a time of data transfer requested from the high-speed input/output device 7 is limited to the time duration equivalent to 2 times of transfer time by the low-speed input/output device 8.).

Fig. 2 shows the structure of one embodiment example of the present invention. In the figure, 5, 6 - 0, and 6 - 1 correspond to those in Fig. 1; 9 indicates the address switching circuit of the buffer device; 10 - 0 and 10 - 1 are counter circuits, respectively, and count the number of words to be input into the corresponding buffer or the number of words to be output from the corresponding buffer; 11 indicates the request control circuit; 12 indicates the request transmission counter circuit; 13 indicates a read end counter circuit; 14 indicates a capacity control flip flop, which is set in logic circuit 1 when the data related to the high-speed input/output device 7 (Fig. 1) is transferred; 15 - 18 indicate the gate circuit; 19 indicates the coincidence circuit.

An instance wherein data is transmitted from the input/output device to the memory device 1 (Fig. 1) is explained below.

The input signal is supplied to the address switching circuit 9 of the buffer device, and the address switching circuit successively generates the address data as

address 0, 1, 2, ... in the #0 buffer device 6 - 0. At this time, the data from the input/output device is stored in its corresponding address via the data bus not shown in the figure.

input/output device 8, the I/O interface signal will be sent from the low-speed input/output device 8, but the capacity controlling flip-flop 14 is positioned at "0" and the signal Q is at logic "0." #G gate 17 and #D gate 18 designed to generate the buffer switching signal at the timing when the address generated 4 times when the signal Q is at "0." Therefore, when the transfer of 4 words is performed (2 times of transfer by a unit of 2 words each time) to #0 buffer device 6 - 0, the buffer device address switching circuit 9 is controlled to generate the address data to the #1 buffer device by the switching signal from the #C gate 17. If there are more data to be transferred, they are stored in #1 buffer device 6 - 1.

The address switching circuit 9 supplies the signal to the request control circuit 11, which then sends the data input request to the channel control device 4. At this time, prior to the request, the sent request counter circuit 12 is cleared. The send request is generated every time a unit of 2 words is transferred, and the number of requests is counted by said counter circuit 12. And the read end counter circuit 13 is cleared prior to the data transfer to the memory device 1 and counts the number of transfers every time when the data stored in said #0 buffer device 6 - 0

are transferred to the memory device 1 by a unit of 2 words. As explained above, while data are stored from the input/output device 8 to # 1 buffer device, the data stored in the # 0 buffer device 6 - 0 are transferred to the memory device 1. The number of the transfers is counted in the read-end counter circuit 13.

#A gate 15 and #B gate 16 are both designed to generate the output when the counter circuit output indicates "2" (transfer of 4 words by a unit of 2 words each time) when signal Q is at logic "0." Therefore, when the request is sent twice, #A gate 15 generates the "comparison enable," and #B gate 16 generates the "comparison enable" when a unit of 2 words is transferred twice. Accordingly, when the transfer is performed twice in response to 2 requests, the coincidence circuit 19 generates a read-end signal and supplies it to the address switching circuit 9. In the above example, the fact that 4 words worth of data stored in the #0 buffer 6 - 0 have all been transferred to the memory device 1 is notified to the address switching circuit 9. In the case of transferring data related to the low-speed input/output device, 4 words worth of data is accommodated in the #1 buffer device by the output of #D gate 18. If there are more data, they are stored in the #0 buffer device 6 - 0. In other words, when the data related to the low-speed input/output device 8 is transferred, the buffer devices 6 - 0 and 6 - 1 are both controlled as if they have only 4 words worth of capacity.

On the other hand, when the data related to the high-speed input/output

device 7 is transferred, the capacity controlling flip-flop 14 is set at logic "1." In this case, since the signal Q is at logic "1," #C gate 17 and #D g ate 18 are designed to generate a "buffer switching" signal when they generate 16 words worth of address data (8 time in case of transferring a unit of 2 words each time) to #0 buffer devices 6-0 and 6-1. The #A gate 15, once 8 times of request is generated, generates a "comparison enable" signal, and #B gate 16 is designed to generate the "comparison enable" signal when 8 times of data is transmitted. Therefore, #0 buffer device 6-0 and #1 buffer device 6-1 are controlled as having a capacity of 16 words, respectively.

As explained above, by the present invention, when the data related to the high-speed input/output device 7 is transferred, the buffer devices 6 - 0 and 6 - 1 are controlled to handle the entire physical capacity, and when the data related to the low-speed input/output device 8 is transferred, the buffer devices 6 - 0 and 6 - 1 are controlled as if they have a limited capacity (Therefore, this solves the problem that the buffer device 6 - 0 and 6 - 1, which are designed to have a relatively large capacity, are occupied by the low-speed input/output device 8 and the data transfer by the high-speed input/output device 8 is hindered.). Accordingly, the time for the low-speed input/output device to occupy the channel control device is reduced, minimizing an impact on other channel device.

## BRIEF DESCRIPTION OF THE DRAWINGS

Fig. 1 shows the data processing system to which the present invention is applied as one embodiment example. Fig. 2 shows a schematic diagram of the structure of the embodiment example of the present invention.

In the figure, 5 indicates the channel device, 6-0 and 6-1 the buffer devices, 7 the high-speed input/output device, 8 the low-speed input/output device, 9 the buffer device address switching circuit, 14 the capacity-controlling flip-flop, and #A - #D gates, respectively.

Diane T Cascia on 11/07/2002 01:50 PM From:

Stephanie C Wilson/Arlington/IBM@IBMUS Abdį Dirie/Arlington/IBM@IBMUS To:

CC:

Diane T Cascia/San Jose/IBM@IBMUS From: Subject: English translation needed for JP 51-71749

Dear Stephanie:

This is a request for a translation of JP 51-71749.

Please confirm receipt of this request.

The reference no. for the invoice on this translation will be JP9-2001-0330US1.

Thank you. Diane

Diane Cascia IP Law Administrative Assistant to Bob Martin and Lewis Nunnelley IP Law Department Phone: (408) 256-2123 Fax: (408) 256-2179



(2.000 A)

特

許

昭和49年12月、日

特許庁長官 1. 発明の名称

2. 発明者 年 新

協田俊雄(外3名)

3. 特許出願人

住 所 神奈川県川崎市中原区上小田中 1015 番地

氏 名 (522) 富士通株式会社 代表者 高 羅 芳 光

4.代 理 人

住 所 東京都荒川区西日春里4丁目17番1号 佐原マンション3FC

氏 名 (7484) 弁理士 森 田

民 名 (7404) 开连工 和

5. 添付書類の目録

(1) 明細 書 1通

(2) 図 面 1通(3) 委任 状 1通/

(4) 願書副本 1通

49 145897

## 明 紐 書

1. 発明の名称 パッファ装置の容量可変制御方式
2. 特許請求の範囲

低速入出力装置と高速入出力装置と高速入出力装置と高速入出力装置と高速入出力装置と高速速度に対力、上記を高速を登りたり、発電を受けると共に現にデータを送中の入出をできるが、大型の手段をもりけ、上記低速入出力を置った。 一タをもりは上バックを置いない。 一タをはは見掛けたことを特徴とするパッファ装置の容量で変制のできます。

#### 3.発明の詳細な説明

本発明は、パッファ装置の容量可変制御方式、特に低速入出力装置と高速入出力装置とを混乱となけるパッファ装置におけるパッファ装置になり、低速入出力装置にし、低速入出力装置によるデータ転送時に、物理的に大きい容量をもつり用意されているパッファ装置を見掛け上小容量

### (19) 日本国特許庁

# 公開特許公報

①特開昭 51-71749

④公開日 昭51. (1976) 6.21

②特願昭 4P-14+3P7

②出願日 昭49.(1974)/2./9

審査請求 未請求

(全4頁)

庁内整理番号 6/17 +6

**120日本分類** 

9717)001

(1) Int. C12.

906F 4/06

として、低速入出力装置による転送によってチャネル制御装置が長期間占有されてしまわないよう にしたチャネルのパッファ装置の容量可変制御方式に関するものである。

本発明は、上記の点を解決することを目的とし ており、低速入出力装置によるデータ転送時には

第1図は本発明が適用されるデータ処理システムの一実施例、第2図は本発明の一実施例構成を示す。

第1図において、1は記憶装置、2は記憶制御 装置、3は中央処理装置、4はチャネル制御装置、 5はチャネル装置の1つでブロック・マルチブレ クサ・チャネル、6-0、6-1は夫々#0パッ ファ装置および#1パッファ装置、7は高速入出

3

出力装置8が大きい物理容量をもつパッファ装置 例えば‡ 0 パッファ装置 6 - 0 にデータを転送し て行なりとき、当敗パッファにデータが消たされ るまでに比較的大きい時間を要してしまい、(この 間高速入出力装置7からデータ転送の要求があっ ても転送できないこととなってしまり。 即ちチャ ネル制御装置が長時間占有されてしまりことがあ る。 )とのため、本発明の場合、 # 0 パッファ装 置る一〇およびは1パッファ装置る-1の容量と して夫々例えば16賠分(2賠転送で8回分)を 格納できるように用意して高速入出力装置7側で のデータ転送時上配16暦分をそのまま用いるが、 低速入出力装置8側でのデータ転送時には夫々の パッファ装置6-0、6-1が見掛け上4節分 (2顆転送で2回分)しかないかのように制御す るようにする。即ち、低速入出力装置8倒でのデ - タ転送の場合、先ず# 0 パッファ装置 6 - 0 に 対して4 闘分(2回分)転送されると当該パップ ァ 装置 6-0が消杯となったかのように制御せし め、さらに伝送したいデータがあれば# 1 パッフ

特開 昭51-71 7 4 9 (2) 力 装 置 、 8 は 低 速 入 出 力 装 置 を 表 わ し て い る 。

プロック・マルチプレクサ・チャネル5 には高速入出力装置7 を低速入出力装置8 とが混在して収容されることがあり、このためにパッファ装置6-0、6-1 の容量は高速入出力装置7 の速度に見合りよりに決定される。

例えば入出力装置でまたは8から記憶装置1に データを転送する場合、入出力装置からのデータ はパッファ装置6-0に転送され、ついてパッフ 装置6-1に転送するようにされる。そして 者パッファ装置6-1に対して転送されているが に、パッファ装置6-0に貯えられているデータ を配憶装置1に転送するようにされる。配憶装置 1から入出力装置側にデータを転送する場合に パッファ装置6-0、6-1が同様に利用される ことは含りまでもない。

しかし、上記の如く動作速度の異なる入出力装置が混在する場合、1つの技術的な問題が生ずる。 即ち、例えば低速入出力装置8が記憶装置1に対 してデータを転送する場合を考えると、該低速入

4

ァ装置も-1 に対し転送するようにし、この間 ‡ 0 パッファ装置も-0 に貯えられたデータは記 徳装置 1 に転送されるよう制御される。(そして 高速入出力装置 7 側からの転送要求時の待機時間 は、低速入出力装置 8 からの 2 回分の転送時間に 相当するものに止めるようにしている。)

第2図は本発明の一実施例構成を示し、の中の 符号5、6~0、6~1は第1図に対応しし、10~1 パッファ整置アドレス切替回路、10~0、10~1 大々計数回路で対応するパッフの、世世で対応するが、ファキ型回路を計数するもの、11対 世でのが、12は 対のの、2000 路、12は 対ののでは、11対 型ののでは、11対 型ののでのが、11対 型ののでは、12は 数 りのに 2000 路、12は 数 りのに 2000 路、12は 数 りのに 2000 路、12は 数 りのに 2000 といって 2000 路、12は 数 りのに 2000 といって 2000 路、12は 数 りのに 2000 といって 200

例えば入出力装置倒から記憶装置 1 ( 第 1 図 ) 倒にデータを転送する場合を挙げて説明する。 バッファ装置アドレス切替回路 9 に対して書込 み信号が与えられ、該アドレス切替回路は # 0 パ ッファ装置 6 - 0 に対してアドレス情報を番地 0 、 1、2・・・と順次発生して行く。このとき入出力 装置からのデータは図示しないデータ・パスを介 して対応したアドレスに格納されて行く。

7

# A ゲート 1 5 および# B ゲート 1 6 は共に、 信号 Q が論理 「 O 」にあるとき計数回路出力が 「2」(2暦単位転送であるため4語分の転送) となったとき出力を発するように構成されているo とのため、リクエストが2回発せられたとき# A ゲート 1 5 は「比較可」信号を発し、2 語単位で 2回分の転送が行なわれたとき# Bゲート16は 「比較町」信号を発する。このため、2回のリク エストに伴なって2回の転送が行なわれたとき一 ドレス切替回路9に供給する。即ち上記の例で官 えは#ロバッファ6-Dに貯えられていた4節分 のデータがすべて記憶装置1に転送され終ったと とをプドレス切替回路9に伝える。低速入出力装 置 8 に関連したデータの転送の場合、 \$ 1 パッフ ァ装置に対するデータの格納も、# D ゲート 1 8 からの出力によって、4語分で終了する。そして さらにデータがあれば#0パッファ装置6-0に セットされて行くよりにされる。換官すれば、低 速入出力装置 8 に関連するデータの転送の場合、

特開昭51-71749 (3) れば \$ 1 パッファ装置 6 - 1 側に格納されるよう にされる。

アドレス切替回路りはリクエスト制御回路11 に対して信号を供給し、リクエスト制御回路11 はチャネル制御を供給し、リクエスト制御回路11 はチャネル制御を発音をできる。としてから、とは2日本ののようなが、上記リクエストののでは2日本のでは2日

上述した如く入出力装置 8 から # 1 パッファ装置にデータが格納されて行く間、 # 0 パッファ装置 6 - 0 に貯えられたデータは記憶装置 1 に転送されて行く。この転送回数がリード終了計数回路 1 3 において計数される。

8

バッファ装置 6 - 0 、 6 - 1 は共に 4 語分の容量 しかないかのように制御される。


以上説明した如く、本発明によれば、高速入出 力装置7に関連したデータ転送の場合、パッファ 装置6-0、6-1は物理的な容量全部を使うよ りにされ、低速入出力装置8に関連したデータ転送の場合、パッファ装置6-0、6-1は制限された容量しかもたないかのように制御される。(このため、比較的大きい容量をもつようにされているパッファ装置6-0、6-1が低速入出力装置8によって占有されてしまい、高速入出力装置7によるデータ転送が阻害されてしまうことがなくたる。)とのため、低速入出力装置によるチャインの動装置の占有時間を少なくすることができる。

#### 4.図面の簡単な説明


第1 図は本発明が適用されるデータ処理システムの一実施例、第2 図は本発明の一実施例構成を示す。

図中、5 はチャネル装置、6-0、6-1 はパッファ装置、7 は高速入出力装置、8 は低速入出力装置、9 はパッファ装置アドレス切替回路、14 は容量制御フリップ・フロップ、# A ないし# D はゲートを夫々表わしている。

1 1



オーロ



### 6. 前記以外の発明者

発 明 者

E 199	省		
住	所	•	区上小五中 1015 番地
氏	名	京土蓝珠式 井 堀	会社内 ジェ 三 男
住	所	同上	
氏	名	苗 节	勉
隹	所	同上	•
氏	名	長谷別	浩

<del>-350-</del>